チップ製造
チップの原料は何かと尋ねると、誰でも簡単に答えが得られます。それはシリコンです。これは間違いではありませんが、シリコンはどこから来たのですか？実際、それは最も目立たない砂です。 GG＃39;想像するのは難しい。高価で複雑な構造、強力で神秘的なチップは、基本的に価値のない砂から生まれます。もちろん、その間に複雑な製造プロセスが必要です。
チップ製造の基本原料
チップの原料は何かと尋ねると、誰でも簡単に答えが得られます。それはシリコンです。これは間違いではありませんが、シリコンはどこから来たのですか？実際、それは最も目立たない砂です。 GG＃39;想像するのは難しい。高価で複雑な構造、強力で神秘的なチップは、基本的に価値のない砂から生まれます。もちろん、その間に複雑な製造プロセスが必要です。しかし、原材料として使用できるのはほんの一握りの砂だけではありません。それから最も純粋なシリコン原料を抽出するために注意深く選択されなければなりません。十分な埋蔵量を持つ最も安価な原材料がチップの製造に使用されたとしたら、完成品の品質はどうでしょうか。今のような高性能プロセッサをまだ使用できますか？
シリコンに加えて、チップを製造するための重要な材料は金属です。これまでのところ、プロセッサの内部部品を作るための主要な金属材料はアルミニウムでしたが、銅は次第に排除されています。これはいくつかの理由によるものです。現在のチップ動作電圧では、アルミニウムのエレクトロマイグレーション特性は銅よりもはるかに優れています。いわゆるエレクトロマイグレーション問題とは、導体の一部に大量の電子が流れると、導体物質の原子が電子の影響を受けて元の位置を離れ、空孔が残ることを指します。他の場所に留まると、他の場所で短絡が発生し、チップのロジック機能に影響を与え、チップが使用できなくなります。
これが、多くのNorthwood Pentium 4がSNDS（North Wood Storm Syndrome）に置き換わる理由です。マニアが初めてノースウッドペンティアム4をオーバークロックしたとき、彼らは成功を収めようと熱望していました。チップの電圧が大幅に上昇すると、深刻なエレクトロマイグレーションの問題によりチップが麻痺しました。これは、インテルGG＃39;の銅相互接続テクノロジーの最初の経験であり、明らかにいくつかの改善が必要です。しかし、その一方で、銅相互接続技術を使用すると、チップ面積を縮小できます。同時に、銅導体の抵抗が低いため、銅導体を通過する電流も速くなります。
これら2つの主要な材料に加えて、チップ設計プロセスではいくつかのタイプの化学原料が必要です。それらは異なる役割を果たし、ここでは繰り返されません。
チップ製造の準備段階
必要な原材料の収集が完了したら、これらの原材料の一部を前処理する必要があります。最も重要な原料として、シリコンの処理は非常に重要です。まず、シリコン原料は化学的に精製する必要があり、この工程により、半導体産業で使用できる原料レベルに到達します。これらのシリコン原料が集積回路製造の処理ニーズを満たすためには、それらも成形する必要があります。このステップは、シリコン原料を溶融してから、液体シリコンを大型の高温石英容器に注ぐことによって行われます。
その後、原料を高温で溶融します。中学校の化学の授業で、固体内部の多くの原子がシリコンと同様に結晶構造を持つことを学びました。高性能プロセッサの要件を満たすには、シリコン原料全体が高純度の単結晶シリコンでなければなりません。そして、高温の容器からシリコン原料を回転延伸により取り出し、円筒状のシリコンインゴットを製造する。現在使用されているプロセスから判断すると、シリコンインゴットの円形断面の直径は200 mmです。しかし現在、インテルと他のいくつかの企業は、直径300 mmのシリコンインゴットを使用し始めています。シリコンインゴットの様々な特性を維持しながら断面積を増やすことは非常に困難ですが、会社が研究に多くのお金を費やすことをいとわない限り、それはまだ達成することができます。 300 mmシリコンインゴットの開発と生産のためのIntel GG＃39;の工場のコストは約35億米ドルです。新しいテクノロジーの成功により、インテルはより複雑で強力な機能を備えた集積回路を製造することができます。 200ミリメートルのシリコンインゴット工場も15億ドルの費用がかかります。チップ製造プロセスは、シリコンインゴットのスライスから始まります。
単結晶シリコンインゴット
シリコンインゴットを作成し、それが絶対シリンダーであることを確認した後、次のステップは、シリンダーシリコンインゴットをスライスすることです。スライスが薄いほど、使用される材料が少なくなり、当然、より多くのプロセッサチップを生産できます。スライシングでは、表面が完全に滑らかであることを確認するために鏡面仕上げを行い、歪みやその他の問題がないか確認する必要があります。品質検査のこのステップは特に重要で、完成したチップの品質を直接決定します。
新しいスライスを実際の半導体材料にするために、いくつかの物質をドープする必要があります。次に、さまざまな論理機能を表すトランジスタ回路がそれらに刻まれます。ドープされた材料原子がシリコン原子間の隙間に入り込み、原子間力が作用し、シリコン原料が半導体の特性を持つようになります。今日、GG＃39;の半導体製造は、CMOSプロセス（相補型金属酸化膜半導体）に似ています。相補的という用語は、半導体のN型MOSトランジスタとP型MOSトランジスタの間の相互作用を指します。 NとPは、それぞれ電子プロセスの負極と正極を表します。ほとんどの場合、スライスは化学物質でドープされ、Pタイプの基板を形成します。その上に記述された論理回路は、nMOS回路の特性に従うように設計する必要があります。このタイプのトランジスタは、スペース使用率が高く、エネルギー効率が高いです。同時に、ほとんどの場合、pMOSトランジスタの外観はできるだけ制限する必要があります。これは、製造プロセスの後の段階で、N型材料をP型基板に注入する必要があるためです。プロセスは、pMOSチューブの形成につながります。
薬液配合作業が完了すると、標準スライシングが完了します。次に、各スライスを高温の炉に入れて加熱し、加熱時間を制御することでスライス表面に二酸化ケイ素膜を生成します。温度、空気組成、加熱時間を注意深く監視することにより、シリカ層の厚さを制御できます。 Intel GG＃39;の90ナノメートルの製造プロセスでは、ゲート酸化膜の幅は驚くべき5原子の厚さと同じくらい小さいです。このレイヤーゲート回路もトランジスタゲート回路の一部です。トランジスタのゲート回路の役割は、それらの間の電子の流れを制御することです。ゲート電圧の制御により、入出力ポート電圧の大きさに関係なく、電子の流れを厳密に制御します。準備の最後のプロセスは、二酸化シリコン層の感光層を覆うことです。この材料層は、同じ層の他の制御アプリケーションに使用されます。この材料層は、乾燥したときに良好な感光性を示し、フォトリソグラフィープロセスが終了した後、化学的方法で溶解および除去できます。
フォトエッチング
これは、現在のチップ製造プロセスにおける非常に複雑なステップです。どうしてそんなこと言うの？フォトエッチングプロセスは、特定の波長の光を使用して、感光層の対応するスコアをエッチングし、それによってそこの材料の化学的特性を変化させることです。この技術は、使用する光の波長に関して非常に厳しい要件があり、短波長の紫外線と大きな曲率のレンズを使用する必要があります。エッチングプロセスは、ウェーハ上の汚れにも影響されます。エッチングの各ステップは複雑でデリケートなプロセスです。プロセスの各ステップの設計に必要なデータ量は10GB単位で測定でき、各プロセッサーの製造に必要なエッチングステップは20ステップ以上です（各層がエッチングされます）。さらに、各レイヤーのエッチングされた図面が何度も拡大される場合、ニューヨーク市全体と郊外の範囲のマップよりもさらに複雑になる可能性があります。ニューヨーク地図全体を実際のエリアに縮小することを想像してみてください。わずか100平方ミリメートル。チップ上で、このチップの構造がいかに複雑であるかを想像できます。
これらのエッチングがすべて完了すると、ウェーハが裏返されます。短波長光は、石英テンプレートのくぼみのあるノッチを介してウェーハの感光層に照射され、その後、光とテンプレートが除去されます。外に露出した感光層材料を化学的方法で除去し、空いた位置にすぐに二酸化ケイ素を発生させます。
ドーピング
残りの感光層材料が除去された後、残っているのは、充填されたトレンチの二酸化シリコン層と、層の下の露出したシリコン層です。このステップの後、別の二酸化シリコン層が完成します。次に、感光層を備えた別のポリシリコン層が追加されます。ポリシリコンは別のタイプのゲート回路です。ここでは金属原料（金属酸化物半導体という名前）を使用しているため、ポリシリコンを使用すると、トランジスタキューポートの電圧がアクティブになる前にゲートを確立できます。感光層は、マスクを通過する短波長光によってもエッチングされます。別のエッチングの後、必要なすべてのゲート回路が基本的に形成されています。次に、露出したシリコン層に化学的にイオンを打ちます。ここでの目的は、NチャネルまたはPチャネルを作成することです。このドーピングプロセスは、すべてのトランジスタとそれらの間の回路接続を作成します。トランジスタには入力と出力がなく、両端はポートと呼ばれます。
このプロセスを繰り返す
このステップから、引き続きレイヤーを追加し、二酸化ケイ素のレイヤーを追加してから、リソグラフィーを1回行います。これらの手順を繰り返すと、現在使用しているプロセッサの初期状態である多層3次元アーキテクチャがあります。各層の間には、金属コーティングの技術が層間の導電接続を行うために使用されます。現在、GG＃39;のP4プロセッサは7層の金属接続を使用していますが、Athlon64は9層を使用しています。使用されるレイヤーの数は、初期のレイアウト設計に依存し、最終製品のパフォーマンスの違いを直接表すものではありません。
次の数週間で、ウエハーを1つずつテストします。これには、ウエハーの電気的特性をテストして、論理エラーがあるかどうか、ある場合はどのレイヤーにあるかなどを確認します。その後、問題のあるウェーハ上の各チップユニットを個別にテストして、チップに特別な処理が必要かどうかを判断します。
次に、ウェーハ全体が個々のプロセッサチップユニットに切断されます。最初のテストでは、テストに失敗したユニットは放棄されます。切り離されたこれらのチップユニットは、特定のインターフェイス仕様のマザーボードにスムーズに挿入できるように、特定の方法でパッケージ化されます。ほとんどのIntelおよびAMDプロセッサはヒートシンクで覆われています。プロセッサの完成品が完成した後、さまざまなチップ機能テストも必要になります。この部品は異なるグレードの製品を生成します。一部のチップは比較的高い周波数で動作するため、高周波製品の名前と数にラベルが付けられ、動作周波数が比較的低いチップは他の低周波数モデルにラベルを付けるように変更されます。これは、さまざまな市場ポジショニングのプロセッサーです。また、一部のプロセッサはチップ機能にいくつかの欠陥がある場合があります。たとえば、キャッシュ機能に欠陥があり（この欠陥はほとんどのチップを麻痺させるのに十分です）、それらは一部のキャッシュ容量から保護され、パフォーマンスを低下させ、もちろん製品の価格を下げます。これがセレロンとセンプロンの原点です。
チップのパッケージングプロセスが完了した後、多くの製品は前の製造プロセスで漏れがないことを確認するために別のテストを行う必要があり、製品は逸脱することなく仕様に完全に準拠しています。
インターネットからの記事と写真。侵害がある場合は、まず削除のために私たちに連絡してください。
NeoDenは、SMTreflowオーブン、ウェーブはんだ付け機、ピックアンドプレース機、はんだペーストプリンター、PCBローダー、PCBアンローダー、チップマウンター、SMT AOIマシン、SMT SPIマシン、SMT X線マシン、SMTアセンブリライン機器を含む、完全なSMTアセンブリラインソリューションを提供します。 PCB生産設備SMTスペアパーツなど、必要なあらゆるSMTマシン、詳細についてはお問い合わせください：
杭州ネオデンテクノロジー株式会社
Eメール：info@neodentech.com